PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-326893

(43) Date of publication of application: 10.12.1993

(51)Int.CI.

H01L 27/115 H01L 29/788

H01L 29/792

(21)Application number: 04-132620

(71)Applicant: ROHM CO LTD

(22)Date of filing:


25.05.1992

(72)Inventor: SHIMOJI NORIYUKI

(54) NON-VOLATILE MEMORY DEVICE

(57)Abstract:

PURPOSE: To provide a non-volatile memory device which can be more enhanced in degree of integration. CONSTITUTION: MNOSFET 20E, 20H, and 2F where data are stored by trapping electrical charge by a trap film 35 are arranged in array, a word line is connected to the gate electrodes of MNOSFET 20D, 20E, and 2F, a bit line is connected a diffusion layer 33 which turns into source regions and drain regions at right angles with the word line, and an LOCOS oxide film 37 is interposed between the word line and the bit line.



LEGAL STATUS

[Date of request for examination]

23.06.1998

[Date of sending the examiner's decision of

17.04.2001

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3472313

[Date of registration]

12.09.2003

[Number of appeal against examiner's decision

2001-08082

of rejection]

[Date of requesting appeal against examiner's

16.05.2001

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-326893

(43)公開日 平成5年(1993)12月10日


| (51)Int.Cl. ⁵ H 0 1 L | 27/115 29/788 29/792 | 識別記 号 | 庁内整理番号 | FI | | | 技術表示箇所 | |
|-------------------------------------|----------------------------|------------------|------------|---------|---|-------|------------|--|
| | | | 8728—4M | | 29/ 78 | | | |
| (21)出願番号 | | 特顯平4-132620 | 類平4-132620 | | (71)出願人 000116024 ローム株式会社 | | | |
| (22)出願日 | | 平成4年(1992)5月25日 | | (72)発明者 | 京都府京都市右京区西院溝崎町21番地 下地 規之 京都市右京区西院溝崎町21 ローム株式会 社内 | | | |
| | | | | (74)代理人 | 弁理士 | 稻岡 耕作 | (外2名) · | |

(54) 【発明の名称 】 不揮発性記憶装置

(57)【要約】

【目的】さらなる高集積化を実現できる不揮発性記憶装置を提供する。

. 【構成】トラップ膜35に電荷を蓄積することにより情報を記憶するMNOSFET20D,20E,20Fを、アレー状に配置し、各MNOSFET20D,20E,20Fのゲート電極36にワードラインを接続し、ソース領域およびドレイン領域となる拡散層33に、ワードラインと直交するかたちでビットラインを接続し、ワードラインとビットラインの間に、両者間を絶縁するLOCOS酸化膜37を介在させている。



20D, 20E, 20F ... MNOSFET 30 ... シリコン基板 32 ... チャネル領域 33 ... 拡散層 34 ... トンネル酸化膜 35 ... トラップ膜 36 ... ゲート電極

【特許請求の範囲】

【請求項1】半導体基板に、チャネル領域と、チャネル 領域を挟んでソース領域およびドレイン領域となる拡散 層とが形成され、チャネル領域上に電荷を蓄積する電荷 蓄積膜が形成され、電荷蓄積膜上にゲート電極が形成さ れ、チャネル領域とドレイン領域との境界付近で発生す る電荷を電荷蓄積膜に注入蓄積することにより情報を記 憶する不揮発性記憶素子が、複数個アレー状に配列され ており、

上記ゲート電極にワードラインが接続され、

上記ソース領域およびドレイン領域となる拡散層に、ワ ードラインと直交するかたちでビットラインが接続さ

上記ワードラインとビットラインとの間に、当該両者間 を絶縁する酸化膜が介在されていることを特徴とする不 揮発性記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、チャネル領域とドレイ ン領域との境界付近で発生する電荷を蓄積することによ 20 り情報の記憶を行う不揮発性記憶装置に関する。

[0002]

【従来の技術】一般に、電源が切れたときにも記憶した 情報を失われない不揮発性記憶装置(以下、不揮発性メ モリという)には、電荷を半永久的に蓄積する不揮発性 記憶素子(以下、不揮発性メモリ素子という)として、 SAMOS(stacked gate avalance injection MOS) 構 造を有する電界効果トランジスタ(以下、FET:feild effect transistorという) が使用されている。このS AMOS構造を有するFETの原理的構成を図30に示 30 す。

【0003】SAMOS構造を有するFETは、図30 の如く、シリコン基板1にチャネル領域2を挟んでソー ス領域3およびドレイン領域4が形成されており、チャ ネル領域2の上部に浮遊状態でフローティングゲート5 およびコントロールゲート6が形成されている。なお、 フローティングゲート5は、図示しない絶縁膜によって 囲まれている。

【0004】そして、上記FETでは、ソース領域3お よびコントロールゲート6に各所定の電圧を印加して、 ドレイン領域4とチャネル領域2との境界で生じたホッ トエレクトロン(hot electron)をフローティングゲート 5に注入させることにより、情報の書き込みが行われ る。近年、半導体産業の発展に伴い、不揮発性メモリの 集積化が要求されている。この要求に応えるためには、 メモリセル回路の集積度を向上させることが考えられ る。そこで、図31、32に示すような不揮発性メモリ が提案されている。図31は不揮発性メモリの等価回路 図、図32は同じくその斜視断面図である。

トランジスタ/Iセル構造を有しており、SAMOS構 造を有するFET10A, 10B, 10C, 10D, 1 OE, 10F, 10G, 10H, 10 [を有するメモリ セル11A, 11B, 11C, 11D, 11E, 11 F, 11G, 11H, 11 [が所定の容量 (図において は9ビット)でマトリクス状に配列されている。 (0006) FLT, FET10A, 10B, 10C, 10D, 10E, 10F および10G, 10H, 101 のコントロールゲートにワードラインWL1、WL2、 WL3がそれぞれ接続されており、ワードラインWL

1, WL2, WL3毎に隣接するFET10A, 10 B, 10C、10D, 10E, 10Fおよび10G, 1 0H, 10 [のソースとドレインとが接続されている。 【0007】さらに、上記ソースードレイン接続中間点 および両端のFET10A, 10C、10D, 10Fお よび10G, 10 Iのソース、ドレインにビットライン BL1, BL2, BL3, BL4がそれぞれ接続されて いる。また、この不揮発性メモリにおいては、図32の 如く、2つのメモリセルで1つのコンタクトを共有し、 かつドレイン/ソースの配線は隣接するメモリセルのソ ース領域およびドレイン領域を共有する埋め込み拡散層 12を用いて行う、すなわち仮想グランドアレイとする ことにより、高密度実装を図っている。

[0008]

【発明が解決しようとする課題】上記図31、32に示 した不揮発性メモリにあっては、不揮発性メモリ素子と して、SAMOS構造を有するFETを用いているた め、フローティングゲートを絶縁膜で囲まなければなら ず、フローティングゲートを分離するための領域X(図 32参照)が必要であり、この領域Xの大きさは、通常 リソグラフィー技術で決まる。また、ドレイン領域とチ ャネル領域との境界と、フローティングゲートとの間で のホットエレクトロンの移動は、コントロールゲートと フローティングゲートとの間の容量と、フローティング ゲートとソースードレインとの容量との比で決定され

【0009】そこで、ドレイン領域とチャネル領域との 境界と、フローティングゲートとの間でのホットエレク トロンの移動を良好とし、素子を低電圧駆動させるため 40 には、コントロールゲートとフローティングゲートとの 間の容量をかせぐために、フローティングゲートを大き くせざるを得なかった。そのため、どのようにリソグラ フィー技術を駆使したとしても、フローティングゲート を分離するための領域Xを小さくするのに限界が生じ、 さらなる高集積化が図れないでいるのが実情であった。 【0010】また、SAMOS構造を有するFETは、 フローティングゲートおよびコントロールゲートの2つ のゲートを有しており、構造が複雑となるばかりか、各 ゲートを形成するのに2つのプロセスを必要とし、製造 【0005】上記不揮発性メモリは、図31の如く、1 50 工程も複雑となっている。本発明は、上記に鑑み、さら

なる髙集積化を実現でき、しかも構造が簡単で製造工程 を簡略化し得る不揮発性記憶装置の提供を目的とする。

[0011]

【課題を解決するための手段】本発明による課題解決手 段は、半導体基板に、チャネル領域と、チャネル領域を 挟んでソース領域およびドレイン領域となる拡散層とが 形成され、チャネル領域上に電荷を蓄積する電荷蓄積膜 が形成され、電荷蓄積膜上にゲート電極が形成され、チ ャネル領域とドレイン領域との境界付近で発生する電荷 を電荷蓄積膜に注入蓄積することにより情報を記憶する 不揮発性記憶素子が、複数個アレー状に配列されてお り、上記ゲート電極にワードラインが接続され、上記ソ ース領域およびドレイン領域となる拡散層に、ワードラ インと直交するかたちでビットラインが接続され、上記 ワードラインとビットラインとの間に、当該両者間を絶 縁する酸化膜が介在されているものである。

[0012]

【作用】上記課題解決手段において、電荷蓄積膜にて電 荷を蓄積することができるから、選択酸化膜によりワー ドラインービットライン間を絶縁するだけでよく、従来 20 必要であったフローティングゲートとコントロールゲー トとのオーバーラップ領域を無くして、素子の微細化を 図ることができる。また、構造が簡単となるばかりか、 ゲート形成するのに1プロセスで済むので、製造工程が 簡略化され、ひいては製造コストの低廉化にもつなが る。

[0013]

【実施例】以下、本発明の第1実施例を図1ないし図1 8に基づいて詳述する。本実施例では、電荷を半永久的 子という)を、MNOS型の電界効果トランジスタ (以 下、FET:feild effect transistorという) とし、こ の不揮発性メモリ素子を用いた不揮発性記憶装置 (以 下、不揮発性メモリという) について述べる。

【0014】不揮発性メモリの構造について、図1ない し図5を参照しつつ説明する。図1は本発明第1実施例 に係る不揮発性メモリの一部を示す平面図、図2は図1 のA-A断面図、図3は図1のB-B断面図、図4は図 1のC-C断面図、図5は図1のD-D断面図である。 本実施例の不揮発性メモリは、図1の如く、MNOSF ET20A, 20B, 20C, 20D, 20E, 20 F, 20G, 20H, 20 I を不揮発性メモリ素子とす るメモリセル21A, 21B, 21C, 21D, 21 E, 21F, 21G, 21H, 21 [が所定の容量(図 において9ビット)でマトリクス状に配列されており、 各メモリセル21A, 21B, 21C, 21D, 21 E, 21F, 21G, 21H, 211には、後述するよ うに、ワードラインWL1, WL2, WL3、ビットラ インBL1、BL2、BL3、BL4が互いに直交する

おいて、MNOSFET20A, 20B, 20C, 20 D. 20E. 20F, 20G, 20H, 20Iを総称す るときは「MNOSFET20」という。

【0015】不揮発性メモリ索子としてのMNOSFE T20は、図2ないし図5の如く、比抵抗 ρ : $5\sim6\Omega$ /cm程度、面方位(100)を有するN型シリコン基 板30上にPウェル31が形成され、Pウェル31に、 ヒ素イオン等を打ち込み、チャネル領域32を挟んでソ ース領域およびドレイン領域となるN・型拡散層33が 形成され、チャネル領域32上に酸化シリコンからなる トンネル酸化膜34が形成され、トンネル酸化膜34上 に電荷を蓄積する窒化シリコンからなる電荷蓄積膜 (以 下、トラップ膜という)35が形成され、トラップ膜3 5にポリシリコンからなるゲート電極36が形成されて

【0016】ソース領域およびドレイン領域となる拡散 層33は、図2の如く、図1に示すビットラインBL 1, BL2, BL3, BL4に沿って長く設けられてお り、拡散層33直上部に、図4、5の如く、ワードライ ンWL1, WL2, WL3-ビットラインBL1, BL 2, BL3, BL4間を絶縁すべく、LOCOS(local oxidation of silocon) 法にてトンネル酸化膜34より も膜厚を厚く形成した選択酸化膜(以下、LOCOS酸 化膜という)37が、トンネル酸化膜34に接続した状 態で配置されている。そして、LOCOS酸化膜37 は、図2の如く、拡散層33と同様に、ビットラインB L1, BL2, BL3, BL4に沿って長く設けられて

【0017】トラップ膜35は、図4、5の如く、トン に蓄積する不揮発性記憶素子(以下、不揮発性メモリ素 30 ネル酸化膜34上のみならずじOCOS酸化膜37上に も積層されており、図2の如く、拡散層33と同様に、 ビットラインBL1, BL2, BL3, BL4に沿って 長く設けられている。ゲート電極36は、図4の如く、 図1に示す各ワードライインWL1, WL2, WL3に 沿ったメモリセル21A, 21B, 21C、21D, 2 1E, 21Fおよび21G, 21H, 21[で共有して いる。

> 【0018】また、MNOSFET20間は、図3およ び図5の如く、図1に示すアクティブ領域Yにホウ素イ オン等を打ち込んで形成された分離 P* 層38によって 素子分離されている。上記不揮発性メモリの電気的構成 について、図6を参照しつつ説明する。図6は不揮発性 メモリの等価回路図である。

【0019】図6の如く、MNOSFET20A, 20 B, 20C, 20D, 20E, 20Fおよび20G, 2 0H, 20 [のゲートにワードラインW L 1, W L 2, WL3がそれぞれ接続されており、ワードラインWL 1, WL2, WL3毎に隣接するMNOSFET20 A, 20B, 20C、20D, 20E, 20Fおよび2 かたちでそれぞれ接続されている。なお、以後の説明に 50 0G, 20H, 20Iのソースとドレインとが接続され

40

20

30

5

ている。

【0020】また、上記ソースードレイン接続中間点および両端のMNOSFET20A,20C、20D,20Fおよび20G,20Iのソース、ドレインにビットラインBL1,BL2,BL3,BL4がそれぞれ接続されている。すなわち、上記不揮発性メモリは、図4ないし図6に示すように、隣接するMNOSFET同士のソース領域およびドレイン領域を共有させて、仮想グランドアレイとされている。

【0021】さらに、図6を用いて、不揮発性メモリの 10情報の書き込み、消去、読み出し動作について説明する。

<書き込み>メモリセル21Eに情報を書き込む場合を考える。メモリセル21Eが接続されているワードラインWL2に対して第1の電圧+Vpp(1) (例えば、9V)を印加し、当該メモリセル21Eを選択するため、メモリセル21E内のMNOSFET20Eのドレインに接続されているビットラインBL2に対して第2の電圧Vpp(2) (例えば、10V)を印加し、MNOSFET20Eのソースに接続されているビットラインBL3をGNDに接地すると、後述するMNOSFET20の動作原理により、ホットエレクトロン(hot electron)がトラップ膜に注入され蓄積され、メモリセル21Eに情報が書き込まれる。

【0022】このとき、メモリセル21Eが接続されていないワードラインW1, W3をGNDに接地し、ビットラインBL1, BL4をオープン状態とすると、他のメモリセルには電流が流れず、情報の書き込みは行われない。また、メモリセル21Dに情報を書き込む場合には、ワードラインWL2に対して1D00 をそれぞれ印加し、ビットラインBL1に対して1D00 をそれぞれ印加し、ビットラインBL2をGNDに接地すると共に、ワードラインWL1, WL3をGNDに接地し、ビットラインBL3, BL4をオープン状態とすれば、メモリセル1D1 に情報が書き込まれる。

【0023】なお、上記書き込み時において、オープン状態としたビットラインが、 $V_{pp}(2)$ かGNDレベルになるが、書き込みのスピードが気になるなら、予めオープン状態とするビットラインに対して $V_{pp}(2)$ を印加するかGNDに接地しておけばよい。すなわち、選択セル 40内のMNOSFETのゲートに $+V_{pp}(1)$ を、ドレインに $V_{pp}(2)$ をそれぞれ印加し、ソースおよびウェルをGNDに接地すると共に、同一のメモリマトリクス回路における、ソース側のすべてのビットラインに $+V_{pp}(1)$ を、ドレイン側のすべてのビットラインに $V_{pp}(2)$ をそれぞれ印加するようにすれば、書き込み速度が速くなる

<消去>消去は、書き込み時にドレインにしたビットラ ェル31に対して100keVでヒ素イオン等を 5×1 インに V_{pp} (2) を、ワードラインに $-V_{\text{pp}}$ (1) (例え 0^{15} c m^{-2} 程度打ち込んで、P ウェル31にチャネル領 ば、-6 V程度) をそれぞれ印加すると、後述するよう 50 域32を挟んでソース領域およびドレイン領域となるN

に、ホール(hole)がトラップ膜に注入され器積され、情報が消去される。

<読み出し>メモリセル21 Eに記憶されている情報を 読み出す場合を考える。メモリセル21 Eが接続されて いるワードラインWL2に対して第1の電圧Vpp(I)

(センス電圧)を印加し、メモリセル21E内のMNOSFET20Eのドレインに接続されているビットラインBL2をGNDに接地し、MNOSFET20Eのソースに接続されているビットラインBL3に対して負荷(図示せず)を介して第2の電圧Vpp(2)(例えば、2V程度)を印加すると共に、他のワードラインWL1,WL3をGNDに接地し、ビットラインBL1,BL4をオープン状態とする。

【0024】このとき、メモリセル21Eに情報が書き込まれておれば、MNOSFET20Eは非導通状態となり、メモリセル21Eに情報が書き込まれていなければ、MNOSFET20Eは導通状態となる。このMNOSFET20Eの導通、非導通でビットラインBL3の電位が変わるので、ビットラインBL3の電位を検出することで、メモリセル21Eに記憶されている情報が読み出される。

【0025】またこのとき、Vpp(2)を、書き込み時に ソースにしたビットライン側に印加し、書き込み時にソ ースにしたビットライン側をGNDに接地すると、MN OSFET20のしきい値電圧Vthの変化を大きく取る ことができ、読み出しの安定化を図ることができる。上 記不揮発性メモリの製造方法法について、図9ないし図 18を参照しつつ工程順に説明する。図9は拡散層形成 後の状態を示す平面図、図10は図9のE-E断面図で ある。図11はLOCOS酸化膜形成後の状態を示す平 面図、図12は図11のG-G断面図である。図13は トンネル酸化膜、トラップ膜およびゲート電極形成後の 状態を示す断面図である。図14はゲート電極パターニ ング後の状態を示す平面図、図15は図14のH-H断 面図、図16は図14の1-1断面図、図17は図14 のJーJ断面図である。図18は素子分離後の状態を示 す断面図である。

【0026】図9、10の工程においては、N型シリコン基板30に対して50keVでホウ素イオン等を2×10¹³cm⁻²程度打ち込んで、シリコン基板30上にPウェル31を形成する。そして、熱酸化法により、Pウェル31上に酸化シリコン膜40を例えば50nm程度成長させ、さらにLPCVD(low pressure chemical vapor deposition)法により、酸化シリコン膜40上に窒化シリコン膜41を例えば150nm程度堆積させる。その後、酸化シリコン膜40をストライプ状にパターニングし、この窒化シリコン膜41をマスクとして、Pウェル31に対して100keVでヒ素イオン等を5×10¹⁵cm⁻²程度打ち込んで、Pウェル31にチャネル領域32を挟んでソース領域およびドレイン領域となるN

7

* 拡散層33を形成する。

【0027】図11、12の工程においては、ウェット 雰囲気での水蒸気酸化により、拡散層 33の直上部の酸 化シリコン膜 40を例えば600nm成長させてLOC OS酸化膜37を形成する。そして、ウェットエッチングにより、窒化シリコン膜41、酸化シリコン膜40を除去する。なお、ウェットエッチングの際には、窒化シリコン膜41に対してはホットリン酸、酸化シリコン膜40に対してはフッ酸を使用するのが好ましい。

【0028】図13の工程においては、図11、12の工程で露出させたPウェル31の表面を再度酸化して、チャネル領域32上に、例えば膜厚10nmをもってトンネル酸化膜34をLOCOS酸化膜37に接続させて形成する。次いで、窒化シリコンを例えば30nm、ポリシリコンを例えば400nm順次堆積させて、トラップ膜35、ゲート電極36を形成する。なお、ポリシリコンには、抵抗をさげるためにリンをドープしておくのが好ましい。

【0029】図14ないし図17の工程においては、ゲート電極36を、図11、12の工程で形成したLOCOS酸化膜37と直交させてストライプ状にパターニングする。図18の工程においては、図14ないし図17の工程でパターニングされたゲート電極36と、LOCOS酸化膜37とをマスクとして、図14に示すアクティブ領域Yに、50keVでホウ素イオン等を2×1013cm-2打ち込んで分離P*層38を形成し、素子分離を行う。

【0030】その後、図示しないが、層間絶縁膜を堆積させた後、メモリマトリクス周辺部から所定位置にコンタクトホールを開口し、AI-Si等の金属配線を行う。次に、上記MNOSFET20の動作原理について、図7、8を参照しつつ説明する。図7はMNOSFETの動作原理の説明図、図8は書き込み、消去によるMNOSFETのしきい値電圧の変化を示す図である。なお、図7中、33aはソース領域、33bはドレイン領域を示しており、図8においては縦軸にドレイン電流10、横軸にゲート電圧VGをとっている。

【0031】書き込みに際し、ゲート電極36に高電圧を印加すると、図7の如く、ドレイン領域33b付近にホットエレクトロンが発生し、このホットエレクトロンがトンネル効果によりトンネル酸化膜34をトンネリングしてトラップ膜34に注入され蓄積される。そうすると、MNOSFET20は、しきい値電圧Vthを、図8に示すT1のように+方向にシフトさせる。

方向にシフトさせる。

【0033】このとき、しきい値電圧Vthの変動は、ドレイン領域33bの近傍のみであるので、ソース領域33a近傍およびチャネル領域32の中央部を、ゲート電圧Vgが0Vのときには電流が流れないエンハンスメント(enhancement) 形にすれば、MNOSFET20が、ゲート電圧Vgが0Vのときでもソースードレイン間に電流経路が形成され、ドレイン電流が流れるといった、いわゆるデプレッショントランジスタ(depletion transistor)になることはない。

8

【0034】上記のように、不揮発性メモリ素子は、チ ヤネル領域32上にトンネル酸化膜34が形成され、ト ンネル酸化膜34上にトラップ膜35が形成され、トラ ップ膜35上にゲート電極36が形成されているので、 従来のようにフローティングゲートがなくても、トラッ プ膜35にて電荷を蓄積することができる。このよう に、フローティングゲートを排除しても電荷を蓄積する ことができるから、LOCOS酸化膜37によりワード ラインービットライン間を絶縁するだけでよく、従来必 要であったフローティングゲートとコントロールゲート とのオーバーラップ領域を無くして、素子の微細化を図 ることができる。また、構造が簡単となるばかりか、ゲ ート形成するのに1プロセスで済むので、製造工程が簡 略化され、ひいては製造コストの低廉化にもつながる。 【0035】また、ソース領域およびドレイン領域とな る拡散層33直上部にLOCOS酸化膜37を配置し て、1素子当たりに占める拡散層33の領域を減少させ ることができ、素子の高集積化に貢献する。また、拡散 層33の不純物濃度を濃くすることにより、ソースード レイン間で電荷が発生しやすくなり、素子に占めるゲー ト電極36の容量を小さくしても、情報の記憶に必要な 充分な電荷を発生させることができる。これに伴い、チ ャネル領域32を小さくでき、さらなる素子の高集積化 に寄与する。

【0036】次に、本発明の第2実施例を図19ないし図29に基づいて詳述する。本実施例の不揮発性メモリの構造について、図19を参照しつつ説明する。図19は本発明第2実施例の不揮発性メモリの要部拡大断面図である。本実施例の不揮発性メモリは、図19の如く、トラップ膜35上に第1のゲート電極50が形成され、トラップ膜35上に、ワードラインに沿った各メモリセルで共有される第2のゲート電極51が形成され、第1のゲート電極50と第2のゲート電極51との間には、酸化シリコンからなる層間絶縁膜53が介在されている。その他の構成は、第1実施例とほぼ同様である。【0037】上記不揮発性メモリの製造方法について、図20ないし図29を参照しつつ工程順に説明する。図20はLOCOS酸化膜形成後の状態を示す平面図、図21は図20のK-K断面図である。図22はトラップ

-5-

30

図23は図21のL-L断面図、図24は図21のM-M断面図、図25は図21のN-N断面図である。図26、27は拡散層形成後の状態を示す断面図であって、図26は図21のL-L断面図、図27は図21のM-M断面図である。図28は層間絶縁膜および第2の電極 形成後の状態を示す平面図、図29は図28の〇-〇断

【0038】図20、21の工程においては、N型シリコン基板30上にPウェル31を形成した後、LOCOS酸化膜37を島状に形成する。図22ないし図25の 10工程においては、全面にトンネル酸化膜34、トラップ膜35を順次積層した後、列毎に隣合うLOCOS酸化37間に第1のゲート電極50を形成する。

【0039】図26、27の工程においては、Pウェル31の所定のアクティブ領域にヒ素イオン等を打ち込んで、チャネル領域を挟んでソース領域およびドレイン領域となるN*型拡散層33を形成する。図28、29の工程においては、全面に層間絶縁膜53を積層し、各第1のゲート電極50上にコンタクトホールを設ける。そして、コンタクトホールを通じて第1のゲート電極50と接続するよう、ワードラインに沿って第2のゲート電極51をストライプ状に形成する。

【0040】上記不揮発性メモリにあっても、第1実施例と同様の作用、効果を得ることができる。なお、本発明は上記実施例に限定されるものではなく、本発明の範囲内で多くの修正および変更を加え得ることは勿論である。上記実施例においては、チャネル領域上にNO(nitride-oxide)構造を有する例について記載したが、トンネル酸化膜を排除して、チャネル領域上にONO(oxide-nitride-oxide) 構造を有する構成としてもよい。

[0041]

面図である。

【発明の効果】以上の説明から明らかな通り、本発明によると、電荷蓄積膜にて電荷を蓄積することができるから、選択酸化膜によりワードラインービットライン間を絶縁するだけでよく、従来必要であったフローティングゲートとコントロールゲートとのオーバーラップ領域を無くして、素子の微細化を図ることができる。また、構造が簡単となるばかりか、ゲート形成するのに1プロセスで済むので、製造工程が簡略化され、ひいては製造コストの低廉化にもつながる。

【図面の簡単な説明】

【図1】本発明第1実施例に係る不揮発性記憶装置の一部を示す平面図である。

- 【図2】図1のA-A断面図である。
- 【図3】図1のB-B断面図である。
- 【図4】図1のC-C断面図である。
- 【図5】図1のD-D断面図である。
- 【図6】不揮発性記憶装置の等価回路図である。
- 【図7】不揮発性記憶素子の動作原理の説明図である。

い値電圧の変化を示す図である。

- 【図9】拡散層形成後の状態を示す平面図である。
- 【図10】図9のE-E断面図である。
- 【図11】選択酸化膜形成後の状態を示す平面図である。

10

- 【図12】図11のG-G断面図である。
- 【図13】トンネル酸化膜、トラップ膜およびゲート電極形成後の状態を示す断面図である。
- 【図14】ゲート電極パターニング後の状態を示す平面 図である。
- 【図15】図14のH-H断面図である。
- 【図16】図14の1-1断面図である。
- 【図17】図14のJ-」断面図である。
- 【図18】素子分離後の状態を示す断面図である。
- 【図19】本発明第2実施例の不揮発性メモリの要部拡 大断面図である。
- 【図20】選択酸化膜形成後の状態を示す平面図である。
- 【図21】図20のK-K断面図である。
- 20 【図22】トラップ膜および第1のゲート電極形成後の 状態を示す平面図である。
 - 【図23】図22のL-L断面図である。
 - 【図24】図22のM-M断面図である。
 - 【図25】図22のN-N断面図である。
 - 【図26】拡散層形成後の状態を示す図22のL-L断面図である。
 - 【図27】拡散層形成後の状態を示す図22のM-M断面図である。
- 【図28】層間絶縁膜および第2の電極形成後の状態を 30 示す平面図である。
 - 【図29】素子分離後の状態を示す図28の〇一〇断面図である。
 - 【図30】従来の不揮発性記憶素子の原理的構成を示す 図である。
 - 【図31】図30の不揮発性記憶素子を利用した不揮発性記憶装置の等価回路図である。
 - 【図32】同じくその斜視断面図である。

【符号の説明】

- 20, 20A, 20B, 20C, 20D, 20E, 20 40 F, 20G, 20H, 20I MNOSFET
 - 30 シリコン基板
 - 32 チャネル領域
 - 3 3 拡散局
 - 33a ソース領域
 - 33b ドレイン領域
 - 34 トンネル酸化膜
 - 35 トラップ膜
 - 36 ゲート電極
 - 37 LOCOS酸化膜
- 【図8】ひき込み、消去による不揮発性記憶素子のしき 50 50 第1のゲート電極


(7)

特開平5-326893

11


51 第2のゲート電極

【図1】



【図2】

12




20B · 20E · 20H ··· M N O S F E T 30 ··· シリコン基板 33 ··· 拡散層

35…トラップ膜


36 …ゲート電極

37…LOCOS酸化膜

[図3]



[図4]



20B.20E.20H ... MNOSFET


30 … シリコン基板

34 …トンネル酸化膜

35 …トラップ膜

36 …ゲート電極

【図8】



20D,20E,20F.MNOSFET

30…シリコン基板

32…チャネル領域

33…拡散層


34…トンネル酸化膜

35 …トラップ膜

36… ゲート電極


37…LOCOS酸化膜

(図5]



20D · 20E · 20F ··· MN O S F E T 30 ··· シリコン基版 33 ··· 拡散層 34 ··· トンネル酸化膜 35 ··· トラップ膜 37 ··· L O C O S 酸化膜

[図7]




20…MNOSFET 30…シリコン基板 34 …トンネル酸化膜

32…チャネル領域

35 … トラップ膜 36 … ゲート電極

33a…ソース領域 33b…ドレイン領域 37… LOCOS酸化膜


【図10】



30 …シリコン基板 32 …チャネル領域


33…拡散層

【図6】




20A.20B.20C.20D.20E 20F.20G.20H.20I --- MNOSFET


【図9】



[図11]





【図12】



37…LOCOS酸化膜

【図14】







30 … シリコン基板 32…チャネル領域 33…拡散層 34…トンネル酸化膜 35…トラップ膜 36…ゲート電極 37···LOCOS酸化膜

36 …ゲート電極 37···LOCOS酸化膜

[図15]



【図16】




35 … トラップ膜 36 … ゲート電極 37… LOCOS酸化膜


34 …トンネル酸化膜 35 …トラップ膜 36 … ゲート 電極


30 … シリコン基板

34 …トンネル酸化膜


32 …チャネル領域 33…拡散層








[図22]



【図23】




30 …シリコン基板

34 …トンネル酸化膜

35 …トラップ膜

50 …第1のゲート電極

[図24]




30 … シリコン基板

34 …トンネル酸化膜

35 …トラップ膜

37 … L O C O S 酸化膜

【図25】



30 … シリコン基板


34 …トンネル酸化膜

35…トラップ膜

37···LOCOS酸化膜

50 … 第1 のゲート電極

【図26】



30 …シリコン基板

33 … 拡散層


34 …トンネル酸化膜

35…トラップ膜

37… LOCOS酸化膜

50…第1のゲート電極

【図27】



30 …シリコン基板


33 …拡散層

34 …トンネル酸化膜


35 …トラップ膜

37···LOCOS酸化膜







【図28】



【図32】



【図29】



- 30 … シリコン基板
- 33 … 拡散層
- 34 …トンネル酸化膜
- 35 …トラップ膜
- 37 … LOCOS酸化膜
- 50 …第1のゲート電極 51 …第2のゲート電極